赛灵思采样Zynq UltraScale + RFSoc系列

赛灵思首席执行官Moshe Gavrielov

基于16nm UltraScale + MPSoC架构，所有可编程RFSoC单片集成RF数据转换器，可实现高达50-75％的系统功耗和占用空间，以及软判决前向纠错（SD-FEC）内核，以满足5G和DOCSIS 3.1标准。随着硅样品已经运送到多个客户，Zynq UltraScale + RFSoC系列的早期存取程序现已推出。
Zynq RFSoC将RF数据转换器和SD-FEC内核与高性能16nm UltraScale +可编程逻辑和ARM多处理系统相结合，以创建一个全面的模拟 - 数字信号链。

虽然RF到数字信号调理和处理通常分为独立子系统，但Zynq UltraScale + RFSoC将模拟，数字和嵌入式软件设计带到单个单片设备上，以实现系统的鲁棒性。家庭设备功能：
·8个4GSPS或16个2GSPS 12位ADC
·8到16个6.4GSPS的14位DAC
·集成SD-FEC内核，采用LDPC和Turbo编解码器，适用于5G和DOCSIS 3.1
·具有四核Cortex™-A53和双核Cortex™-R5的ARM处理子系统
·采用集成Nx100G内核的16nm UltraScale +可编程逻辑
·多达930,000个逻辑单元和超过4200个DSP片
Zynq RFSoC系列的应用包括用于大规模MIMO，毫米波移动回程，5G基带，固定无线接入，电缆，雷达，测试和测量的远程PHY节点，SATCOM和Milcom /机载无线电等的远程无线电头高性能射频应用。
Zynq UltraScale + RFSoC器件现在使下一代无线基础设施的带宽密集型系统成为可能。从5X带宽，100X用户数据速率和1000X更大的网络容量来看，5G的需求将无法实现，无需系统级别的突破。

在Zynq UltraScale + RFSoC中集成离散RF数据转换器和信号链优化，可实现用于Massive-MIMO，无线回程和固定无线接入的远程无线电头，实现50-75％功率和占用空间的高通道密度。多个集成的SD-FEC内核可实现10-20倍的系统吞吐量，而且在严格的功率和热限制条件下，可实现5G基带的软核实现。

类似地，在下一代有线宽带服务中，Zynq RFSoC提供了小尺寸，功率效率和硬件灵活性的组合，以支持远程PHY系统。分布式访问架构将DOCSIS 3.x PHY功能从集中式头端设备推送到靠近消费者的远程PHY接口。通过以无处不在的以太网传输替代低效的模拟光传输，网络容量，规模和性能提高。

通过RF集成和支持LDPC FEC的信号链，RFSoC可确保灵活的R-PHY部署，从而提高DOCSIS3.1规定的频谱效率。
Zynq RFSoC还为诸如多功能相控阵雷达（MPAR）等关键政府项目提供了所需的性能和适应性，将几个国家雷达网络的功能结合到一个单一的飞机和天气监视系统中。由于这些前沿系统必须实时运行，因此RF-Analog的固有集成使Zynq UltraScale + RFSoC成为理想的解决方案。

Zynq RFSoC器件目前被设计用于商业时间尺度（ACT）程序中的DARPA数组的Rockwell Collins公共模块波束形成器，其旨在缩短设计周期和现场更新，同时推动传递雷达阵列的传统障碍。

Zynq UltraScale + RFSoC器件样品现在发货。 Vivado Design Suite早期访问支持Zynq UltraScale + RFSoC器件现已推出。

。